平头哥-高性能CPU物理设计专家-北京 [China]

 

基础信息

所属部门:

阿里集团

学历:

$ads={1}

本科

工作年限:

5 年

职位描述

作为物理设计团队的一员，你将参与打造基于先进工艺的下一代高性能服务器SoC芯片，一方面将驱动整个RTL2GDS的物理设计交付流程，包括 Floorplan, Synthesis, P&R, Timing, PI, Power 以及Sign-offs；另一方面也将专注于芯片PPA（性能、功耗、面积）的优化工作。 工作职责包括但不限于以下几个方面: * 在先进工艺节点上实现复杂的CPU模块； * 与架构师及设计人员密切合作进行PPA的优化； * 交付流程涵盖：Floor planning，physical-aware synthesis, equivalence checks, partitioning, IO assignment and IP integration, power grid, P&R, CTS, timing closure, power analysis等 * 设计和实现Timing ECO并完成tapeout 签核 （sign-offs) * 优化改进芯片物理设计流程和方法学；

职位要求

电子工程/微电子/VLSI等相关专业学士或硕士，3年以上RTL2GDS项目经验； *熟悉先进工艺节点、半导体器件、超大规模集成电路、定制化库及优化工作； *具有高性能CPU物理设计经验，熟悉处理器微架构、逻辑设计和计算单元（加法器/乘法器等）等方面经验者优先； *熟悉先进的时钟树、电源规划及电源完整性方面的开发技能； *在先进工艺节点上具有相对大型设计（>10m Flops）的项目经验，具备高性能低功耗方面的优化技能经验； *熟悉DVFS、DFT、DFY、DFM者优先；
需要具备以下工具的实际使用经验: *Floor planning and P&R: Cadence Innovus and/or Synopsys ICC2 *Synthesis: Synopsys DC/DCG and/or Genus/iSpatial *Formal Verification: Synopsys Formality and/or Cadence LEC *Extraction: StarRC *STA: Primetime-DMSA *ECO timing/power closure: 华大九天 xtop is a plus *PI: Apache Redhawk or Cadence Voltus *Physical Verification: Synopsys ICV, Mentor Calibre *Scripting: TCL/Perl is required, Python is a plus

$ads={2}

 

.